每次听到这个，我都想把示波器砸了。
电磁兼容，EMC——这玩意儿在教科书上永远是轻描淡写几张图，几条曲线。到了工程现场呢？简直就是一部血泪史。今天不聊虚的，咱们就来盘一盘这个被严重低估的电气设计环节。
EMC不是玄学，是物理
早年间我跟着一个德国老师傅做项目，他叼着烟斗跟我说：“年轻人，电磁场不看日历，也不看老板脸色。”当时我不懂，后来被教训多了……懂了。
很多人把EMC当玄学，出了问题就加磁环、贴铜箔、换屏蔽线，像搞巫术一样。其实呢，电磁兼容设计的核心就是控制电流的回流路径。电流这玩意儿很实诚，它总要回源头，你给它一条低阻抗的路，它就不乱窜；你让它走投无路，它就辐射、耦合，搞得满板子都是噪声。这点搞明白了，80%的问题都有解。
不过话说回来，理论是一回事，布线的时候呢？
有一次我审一个PCB，四层板，内层电源和地层被分割得七零八落。设计的小伙子振振有词：“模拟部分和数字部分要分开供电呀！”分是分了，可上面的信号线跨过了分割缝——得，信号回路绕了一个大圈，天线效应直接拉满。模拟电路被数字脉冲搞得战战兢兢，采集的数据跳得像心电图。这不是设计，这是给自己埋雷。
布线？你以为随便走线就行吗
电气设计里面，布线绝对是经验和血泪换来的手艺。我见过太多图纸，原理图逻辑完美，PCB一跑起来就抽风。为什么？关键信号走线没做阻抗匹配，时钟线欢快地辐射，敏感模拟线贴着DC-DC的开关节点——这就像让一个娇贵的传感器住在音响喇叭边上，还指望它安静如鸡？
❗ 说到这个，我想起一个极端的案例：某款工业控制器，外壳是金属的，通过航空插头外接传感器。测试时发现，只要手靠近外壳，某些通道的数据就会漂移。起初以为是屏蔽不良，折腾三周，最后发现——一根模拟输入线的走线穿过了板子边缘的固定孔旁，那个孔有金属化环，跟外壳螺丝电气搭接。当手靠近外壳时，分布电容改变，耦合进工频干扰。就这么一个细节，差点让我丢了客户。
所以，电气设计中的布线，绝对不是连连看。高频信号线要远离板边，要参考完整地平层，差分对等长约束、时钟线包地、隔离电路下的掏空处理……每一项都血淋淋。
问：为什么我严格按照参考设计做了布局，EMC测试还是挂了？
答：参考设计是“参考”，不是保命符。首先，你的层叠结构跟原设计一样吗？四层板用六层板的参考设计，地层参考不完整，磁场泄漏会变严重。其次，你的连接器位置、电缆引出方向变了，共模电流的出入口就变了。再者，你用的电容电感品牌不同，高频寄生参数可能完全偏离。EMC是系统性问题，学我者生，像我者死。
接地与滤波，永远的痛
💡 接地的黄金法则：单点接地、多点接地，接地平面，怎么选不是看你心情，是看信号波长。低频（一般小于1MHz）可以用单点串并联接地，防止地环路；高频就一定要用低电感的接地平面，否则地弹噪声能轻易干掉你的ADC最低有效位。
说实话，我在论坛上见过无数吵架帖，争论数字地和模拟地要不要分割。我的经验是——大部分情况，不用分割，用分区。把数字区、模拟区、电源区在一个完整地平面上物理分开布局，各自的地回路自然在芯片下方汇流，别让数字电流从模拟区下面流过就行。真要遇到那种极端敏感的电路（比如微伏级信号），再用沟槽隔离或者光耦、隔离放大器。
滤波则更是个坑。很多人随手在电源入口并一个0.1uF和10uF电容，就以为万事大吉。真是天真。电容不是理想器件，它的等效串联电感在高频下会完全改变滤波特性。我一般要求：根据干扰频率选合适的电容容值和封装，并且注意电容自谐振频率。有时候，反而得在电解电容旁并联几个不同容值的小电容，甚至加铁氧体磁珠构成LC滤波。
问：多层板内层做了完整地平面，还需要在芯片引脚外加去耦电容吗？
答：当然需要！地平面只能降低走线电感，但芯片内部开关瞬间所需的瞬态电流，必须靠就近的局部去耦电容提供。这个回路要尽可能小——电容到电源引脚和地引脚的引线越短越粗越好，通常是电容放在背面正对引脚处，过孔就近打。一般每对电源/地引脚至少放一个0.1uF，高频数字核可能还需要0.01uF甚至pF级组合，具体要看目标阻抗设计。
末尾我想说，电气设计里EMC这个领域，真的是越做越敬畏。它不是一门单独的技术，它渗透在你的原理图、布局、结构、电缆选择每一个环节里。每次搞定一个棘手的电磁干扰问题，那种成就感——爽过三杯冰啤酒。
希望各位同行的板子上，噪声低一点，信号干净一点，少熬几个通宵。